JP56100514

Publication Title:

DELAY CIRCUIT

Abstract:

PURPOSE:To make the charging speed to the electrostatic capacity slow to prevent a through current, by providing an electric resistance at the connection point between the drain and the source of complementary FETs constituting the inverter of the first stage.

CONSTITUTION:Electric resistance 17 is provided at the connection point between the drain and the source of complementary FETs 5 and 6 constituting the inverter of the first stage. Then, the charging speed to electrostatic capacities 9 and 13 connected between high power source 3 and connection point 10 between the inverter of the first stage and the inverter of the next stage and between low power source 7 and connection point 14 between these inverters respectively becomes slow. Consequently, in respect to complementary FETs 11 and 15 constituting the inverter of the next stage, corresponding FETs 11 and 15 are not turned on simultaneously until the output voltage is changed. Therefore, a large through current is not generated, and power consumption is reduced.

Data supplied from the esp@cenet database - http://ep.espacenet.com

(19) 日本国特許庁 (JP)

11)特許出願公開

⑩公開特許公報(A)

昭56—100514

⑤Int. Cl.³ H 03 H 11/26 識別記号

庁内整理番号 7439-5 J ❸公開 昭和56年(1981)8月12日

発明の数 1 審査請求 未請求

(全 3 頁)

69遅延回路

②特 願 昭55-3979

20出 願 昭55(1980) 1 月16日

70発 明 者 佐瀬柳一

東京都港区芝五丁目33番1号日 本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 井出直孝

明細書

発明の名称
遅延回路

2 特許請求の範囲

3. 発明の詳細な説明

本発明は、相補型半導体集積回路を用いた遅延回路の改良に関する。

従来、インパータをカスケードに接続し、この

接続点と接地との間にそれぞれ静電容量を接続した遅延回路が知られている。これを相補型電界効果トランジスタ(以下「FBT」という。)の実現すると、次段のインパータを構成する相補型ドBTの両方が同時に「オン」状態となり、高電影側から低電源側へ貫通電流が流れ、電力消費を増加するとともに発熱による悪影響を生じる欠点を有する。

本発明はこの点を改良するもので、 貫通電流が 流れるのを防止することができ、 電力消費を軽放 することができ、 発熱も軽減することができる遅 延回路を提供することを目的とする。

 よびソースの連結点が抵抗器を介して連結された 構成を特徴とする。

このことを図面に基づいて詳しく説明する。

第1図は、従来例構成図である。複数のインパータ1がカスケードに接続され、この各段のインパータ1には、このインパータ1の入力信号に遅延を与える静電容量2がそれぞれ接続されている。

この1個のセグメントについて、相補型BBTを用いた具体的な回路例を示すと、第2図のようになる。第2図中高電源3には、PチャネルFBT6のドレインが接続されている。このPチャネルFBT6のソースには、NチャネルFBT6のアートには、カカ端子8が接続されている。

PチャネルPBT5のソースと高電源3との間には、静電容量9が接続されている。この静電容

3

点の電圧波形を示すタイムチャートである。第4 図で縦軸は電圧 V を、横軸は時間 t をそれぞれ示す。また、第4図で VTP は P チャネル P B T 5 および 11 の スレッシホルド電圧を、 VTN は N チャネル P B T 6 および 15 の スレッシホルド電圧をそれぞれ示す。

このような構成で、本発明の特徴ある動作を説明する。第3図において、いま第4図(a)で示す入力電圧が入力電子 8 に与えられると、初段インパータを構成する P チャネル P B T 5 は、入力電圧 (a)がスレッシホルト電圧(以下「 VTP 」という。)になる時刻 to よりオンとなる。 P チャネル P B T 5 がオンになると、 P チャネル P E T 5 の導通抵抗と静電容量 9 との時定数で接続点 10 の電圧は、第2図(b)に示すように次第に充電される。この接続点 10 の充電電圧(b)が、 VTP 以上になる時刻 t1 以後は、この P チャネル P B T 11 はオフ状態となる。

量9とPチャネルPBT5のソースとの接続点10は、次段のインパータを構成するPチャネルPBT11のケートに接続されている。NチャネルPBT6のドレインと低電源7との間には、舒電容量13が接続されている。このNチャネルPBT6と静電容量13との接続点14は、次段のインパータを構成するNチャネルPBT15のケートに接続されている。このPチャネルPBT11のソースをよびNチャネルPBT15のドレインとは、出力端子16に接続されている。また、PチャネルPBT11のドレインは高電源3に、NチャネルPBT15のソースは低電源7にそれぞれ接続されている。

第3図は本発明一実施例構成図である。第2図で説明した従来例と比較するとPチャネルPBT5のソースおよび NチャネルPBT6のドレイン間に電気抵抗17を接続したところに特徴がある。他の構成については、第2図で説明した従来例と同様であるので説明の繰返しを省く。

第4図は、第2図および第3図に×印で示した

4.

このように、時刻 t1、 t2 の間の時間領域では、 Pチャネル P B T 11 および N チャネル P B T 15 はともにオフ状態となる。このため、出力端子16 の出力波形(4)は、時刻 t2 以前の 状態を保持し、 時刻 t2 になつて、 N チャネル P B T 15 がオンに なると、第 4 図(4)のように高レベルから低レベル

6

へ変化する。接続点 10 および 14 の波形が、低レベルから高レベルへ変化し始めて、出力 端子 16 の波形が変化し始めるまでの時間は、 P チャネル F E T 15 は同時にはオン状態とならず、高電源 3 から低電源 7 への貫通電流は流れない。

なお、上記例は、入力電圧が高レベルから低レベルへ変化する例を示したが、入力電圧が低レベルから高レベルへ変化する場合にも同様に P チャオル P B T 15 が同時にはオン状態とならず、貫通電流を防止することができることは明らかである。

また、この例は、基本回路を示したものであり、 必要に応じて多段に接続して使用される。

本発明は以上説明したように、初段のインバータを構成する相補型『『『『のドレイン・ソースの連結点に電気抵抗を設けることとした。このため、初段のインバータおよび次段のインバータの結合点と共通電位点との間に挿入された静電容量への充電速度を緩やかにすることができる。したがつ

て、次段のインパータを構成する相補型FETを 出力電圧が変化するまでの間に同時に対となるF ETがオン状態とならない。このため、大きな質 通電流も生じることがなく、電力消費を軽減する ことができるとともに、トランジスタの発熱を軽 減することができる効果を有する。

4. 図面の簡単な説明


第1図は従来例構成図。


第2図は第1図の1個のセグメントについて相 補型 P B T を用いて具体的に表した図。


第3図は本発明一実施例構成図。


第4図は第3図に×印で示した点の電圧放形を示すタイムチャート。

1 … インパータ、2、9、13 … 静電容量、3 … 高電源、5、11 … PチヤネルFET、6、15 … ドチヤネルFET、7 … 低電源、8 …入力端子、 10、14 …接続点、16 …出力端子、17 …電気抵抗。









第 4 図